

Informační a řídicí systémy I. Jiné systémy vs. IEC 61131-3

Pavel Balda
ZČU v Plzni, FAV, KKY

Osnova přednášky

- n Srovnání IEC 61131-3 a Matlab
 - n FBD vs. Simulink
 - n SFC vs. Stateflow
 - n Real Time Workshop
- n Srovnání IEC 61131-3 a ŘS REX
 - n SFC vs. blok ATMT
 - n ST vs. blok REXLANG

2


Srovnání: IEC 61131-3 vs. Matlab

- n Účel:
 - n IEC 61131-3 je od svého vzniku normou pro standardizaci průmyslových aplikací řízení v reálném čase
 - n Matlab a jeho toolboxy byly původně nástroje pro technické výpočty offline.
 - n Simulink a Stateflow pracují v simulačním čase.
 - n V poslední době se masivně rozvíjí podpora řízení v reálném čase
 - n Real-Time Workshop (RTW) – generuje (a též optimalizuje) kód v jazyku C, který lze přeložit pro daný cílový hardware (samostatnou řídicí stanicí, desku se signálovými procesory, apod.)
 - n RTW je vhodný pro testování řídicích algoritmů (regulátorů) na prototypových zařízeních, tzv. technologie **Hardware-in-the-loop**
- n Návrh:
 - n V IEC 61131-3 kladen důraz na průmyslové požadavky, např. ošetření mezních stavů a selhání výpočtu funkcí a FB pomocí vstupů **EN** a výstupů **ENO**
 - n Algoritmy FB v Simulinku mají převážně akademický charakter, i když mohou být pokročilé, neřeší průmyslové požadavky a uživatel si je musí ošetřit velkým úsilím sám (např. vytvářením vlastních subsystémů s doplněnou logikou pro ošetření mezních situací)

3

FBD vs. Simulink

- n Analogii k FBD je v Matlabu Simulink
 - n Na rozdíl od normy umí simulovat i spojitě systémy. Nevýhodou je dlouhá a nezaručená doba odezvy při zjemňování integrace.
 - n Pro připojení vstupů a výstupů a konfiguraci časování na konkrétních řídicích hw (pomocí RTW) používá speciální sady bloků (blocksets) dodané výrobcí zařízení
 - n Z formálního hlediska umožňuje i jiný tvar funkčních bloků než jen obdélník, spojovací čáry jsou doplněny hranami pro vyznačení orientace, bloky se dají otáčet a překlápat, ...




4

Stateflow: Příklad řízení teploty (3/3)


Implicitní přechod
(default transition)

Větvení/spojení (junction)



History junction – při vstupu do superstavu aktivuje poslední stav, ve kterém se nacházel před opuštěním

Vnitřek superstavu On




9

Real-Time Workshop

- n Real-Time Workshop (RTW) je rozšíření systému Matlab-Simulink které automaticky generuje a překládá zdrojový kód z diagramů programu Simulink pro testování prototypů i finální řízení na cílových řídicích platformách
- n Spolu s dalšími nástroji firmy The MathWorks poskytuje
 - n Automatické generování kódu „ušitého na míru“ množství cílových platform
 - n Rychlou a přímou cestu od návrhu k implementaci
 - n Přímou integraci s Matlabem a Simulinkem
 - n Jednoduché uživatelské rozhraní
 - n Otevřenou architekturu a rozšiřitelný proces vytváření aplikací (make process)
- n Základní komponenty a vlastnosti RTW jsou
 - n Simulink Code Generator – automaticky generuje kód v jazyku C z modelu
 - n Make Process – modifikovatelný překlad a sestavení kódu pro rychlou tvorbu prototypů
 - n Simulink External Mode – umožňuje komunikaci mezi Simulinkem a modelem běžícím v reálném čase na testovacím zařízení. Umožňuje ladit parametry a zaznamenávat data
 - n Targeting Support – podpora cílových prostředí dodávaných s RTW, např. Real-Time Windows Target, xPC Target, apod.
 - n Rapid Simulations – zrychluje simulace 5 až 20 krát, vysoce optimalizovaný kód.
 - n Large-Scale Modeling – možnost postupného generování kódu pro hierarchii komponent

10


RTW – Role při návrhu softwaru



11

RTW – automatické sestavování programu






- n `make_rtwt.m` – makefile vygenerovaný RTW pro většinu cílových prostředí
- n Lze jej doplňovat o příkazy z pole Make commands v sekci Build process konfiguračních parametrů
- n Aplikace se sestavuje jedním z příkazů
 - n `rtwbuild jmenomodelu`
 - n `rtwbuild('jmenomodelu')`



12

Prototypová zařízení firmy dSpace

- n dSpace GmbH je špičková firma zabývající se vývojem HW i SW řídicích jednotek pro mechatrické systémy
- n Oblasti aplikací:
 - Automobilový průmysl
 - Letectví
 - Pohony
- n Hardware pro řídicí systémy

Single-Board Hardware  Kompaktní prototypové systémy s rychlými procesory a pokročilými vstupy/výstupy	RapidPro Hardware  Přizpůsobení signálů a výkonné pohony pro funkční prototypy
Modular Hardware  Výkonná platforma pro kompletní vývoj prototypů a jejich testování	Calibration Hardware  Modulární řešení úloh kalibrace a měření
MicroAutoBox Hardware  Kompaktní hardware pro testování pohonů a automobilů	Příslušenství  Konektory, panely, rozšiřující moduly pro testovací účely

13


Jednotka dSpace DS1104

- n DS1104 R&D Controller Board
 - n R&D = Research and Development, do PCI slotu
 - n Plně grafické programování ze Simulinku/Stateflow
 - n Založeno na technologii Power PC (PPC 603E)
- n Vstupy a výstupy
 - n Časovače: 4 obecné, 1 pro periodu vzorkování, 1 časová základna
 - n A/D převodníky: 4 16 bitové multiplexované AI (2 us), 4 12 bitové paralelní AI (800 ns)
 - n D/A převodníky: 8 16 bitových AO
 - n Digitální I/O: 20 paralelních konfigurovatelných I/O
 - n Inkrementální převodníky: 2 kanály, 24 bit
 - n Šířková modulace pomocí signálového procesoru (DSP)
- n Zařazení do Matlab-Simulink
 - n Pomocí funkčních bloků z knihovny **Real-Time Interface** firmy dSpace



14

DS1104 – Blokové schéma




15

Řídicí systém REX

- n Cíle návrhu
 - n **Kompatibilita** s globálně rozšířeným programovým systémem **Matlab-Simulink**
 - n Kvalitní knihovna funkčních bloků (blockset) splňující požadavky na využití v průmyslu (spolehlivost algoritmů, ošetření mezních stavů ...)
 - n Standardní komunikace s nadřazeným systémem prostřednictvím OPC (OLE for Process Control)
 - n Přenositelnost na různé HW i SW platformy (různá cílová zařízení a operační systémy).
 - n Definované rozhraní pro ovladače vstupně-výstupních zařízení
 - n Snadná změna řídicích algoritmů změnou konfiguračního souboru (bez nutnosti překladu a sestavování celé aplikace jako v RTW)

16

Struktura ŘS REX




17

Provozování ŘS REX, diagnostika

- n Jádru systému REX – program **RexCore**
 - n Subsystémy jádra
 - n Subsystém reálného času
 - n Vstupně-výstupní subsystém
- n Diagnostický program **RexView**
 - n Běh úloh subsystému reálného času
 - n Pracovní prostor bloků
 - n Trendy
- n Spouštění konfigurací – programy **RexRun** a **DDShell**


18

Jádru systému REX – program RexCore



Cílové platformy:


- n WinCon
 - n Windows CE .NET
- n Průmyslová PC
 - n Phar Lap ETS



19

Subsystémy jádra RexCore

- n Subsystém reálného času (RT)
- n Vstupně-výstupní subsystém (I/O)
- n Algoritmický subsystém (knihovna FB) (Lib)
- n Diagnostický subsystém (Diag)
- n Archiváční subsystém (Arc)




20

Subsystém reálného času

- n Určuje periodické spouštění jednotlivých úloh operačního systému reálného času
- n Úlohy OS:
 - n Výpočetní úlohy (Quick task, Tasks)
 - n Úlohy některých vstupně-výstupních ovladačů
- n Deterministický plánovač (Scheduler)
 - n Technika „Rate Monotonic Scheduling“
 - n 32 uživatelsky přiřaditelných logických priorit
 - n Nejvyšší priorita 0, nejnižší 31
 - n Priority jsou přednastaveny, změna jen po důkladném uvážení ! Špatné nastavení může zhoršit chování systému

21

Plánovač (Scheduler) – Příklad



22


FB v IEC 61131-3 a v REXu

- n FB v REXu inspirovány normou IEC 61131-3
 - n Důraz kladen na ošetření mezních stavů, např. ošetření unášení integrační složky u regulátorů
 - n FB, které mohou selhat mají **chybový výstup**, který je v případě selhání nastaven a lze jej testovat následnými bloky ve schématu
 - n Bloky pracují pouze v diskretním čase, spojitě bloky jsou diskretizovány
- n Na rozdíl od IEC 61131-3 jsou v systému REX implementována následující rozšíření:
 - n Knihovna funkčních bloků RexLib ŘS REX obsahuje celou řadu velmi pokročilých bloků
 - n Výstupy schématu se nenastavují až na konci programu, ale v závislosti na použitém vstupně-výstupním ovladači mohou být poslány do technologie okamžitě po vygenerování, čímž se minimalizuje parazitní zpoždění způsobené exekucí v PLC

23

Knihovna vstupně-výstupních bloků


- n Knihovna **InOutLib**
 - n Bloky komunikující se vstupně-výstupními ovladači
 - n Propojovací bloky pro přenos signálů mezi úlohami a „neviditelnými“ spojovacími čarami
 - n Bloky pro zpracování kvality vstupních a výstupních signálů



24

Knihovna bloků pro regulaci


- Knihovna **RegLib**
 - Regulátory, včetně pokročilých regulátorů s automatickým nastavováním parametrů
 - Modely procesů,
 - Zadávací jednotka
 - Dynamické kompenzátory
 - Bloky pro zpracování kvality vstupních a výstupních signálů
 - Bloky pro přepínání regulační struktury
 - A mnoho dalších ...



25

SFC a blok ATMT (1/3)

- Blok **ATMT** realizuje logický automat mající až 16 stavů $S0 \dots S15$ indikovaných binárními výstupy $Q0 \dots Q15$ a 16 podmínek přechodu $C0 \dots C15$
- Další vstupy:
 - R1** – Reset převádí automat do stavu **0**, má přednost před vstupem **SET**
 - ns0** – přednastavený stav, do kterého je automat převeden náběžnou hranou vstupu **SET**
 - STOP** – hodnota **1** blokuje činnost automatu v daném stavu, výstup **tstep** nenarůstá
- Další výstupy:
 - ksa** – celočíselná reprezentace stavu
 - tstep** – čítač času v daném stavu. Při přechodu do jiného stavu se nuluje
 - TOUT** – příznak překročení časového limitu pro aktuální stav



26

SFC a blok ATMT (2/3)

- Chování bloku **ATMT** je určeno tabulkou přechodů ve tvaru:
 - $S1 \ C1 \ NS1$
 - $S2 \ C2 \ NS2$
 - ...
 - $Sn \ Cn \ NSn$
 kde každý řádek tabulky vyjadřuje jednu podmínku přechodu
 - Např. první řádek $S1 \ C1 \ NS1$ znamená: Je-li aktuální stav $S1$ a současně je splněna podmínka $C1$, přejdi do nového stavu $NS1$
- Dalším parametrem je pole časů (timeoutů) v jednotlivých stavech
 - $TO1 \ TO2 \dots \ TOm$
 - Setrvává-li automat ve stavu Si delší dobu než TOi , je nastaven výstup **TOUT** na **1** (při přechodu do nového stavu je **TOUT** nastaven na **0**)



27

SFC a blok ATMT (3/3)

- Příklad: SFC na obr. Vlevo odpovídá následující tabulce přechodů bloku ATMT na obr. vpravo:

$S \ C \ NS$

0	0	1
1	1	2
2	2	3
3	3	4
3	4	1



28



ST a blok REXLANG

(1/2)

```

>HALT err >
>u0 y0 >
>u1 y1 >
>u2 y2 >
>u3 y3 >
>u4 y4 >
>u5 y5 >
>u6 y6 >
>u7 y7 >
>u8 y8 >
>u9 y9 >
>u10 y10 >
>u11 y11 >
>u12 y12 >
>u13 y13 >
>u14 y14 >
>u15 y15 >
REXLANG

```

- Blok **REXLANG** je volně programovatelný blok ŘS REX v jazyku téměř kompatibilním s jazykem C.
 - Uživatel vytvoří zdrojový soubor s algoritmem vlastního bloku a jméno souboru uvede jako parametr bloku
 - Systém REX pak soubor přeloží a pokud překlad skončí úspěšně, blok periodicky spouští v úloze, kam je zařazen
- Oproti jazyku C má zejména následující omezení
 - Navržený algoritmus pracuje pouze s jednoduchými typy **long** a **double** (**int**, **short** a **bool** se zpracovávají jako **long**, typ **float** se zpracovává jako **double**)
 - Nejsou implementovány ukazatele pomocí operátoru *****, jsou však implementována jednorozměrná indexovatelná pole
 - Nejsou implementovány standardní knihovny, je však definována většina funkcí z **math.h**
 - Algoritmus se skládá z funkcí **init(void)**, **main(void)**, **exit(void)** a volitelně též **parchange(void)**

29



ST a blok REXLANG

(2/2)

```

n Příklad jednoduchého číslicového filtru
double input(0) vstup; //promenna 'vstup' odpovida u0
double output(0) vystup; //promenna 'vystup' odpovida y0
double stav[20], param[20];
const long count=20;
int init(void)
{
    long i; const double a=0.95;
    param[0]=0.2;param[5]=0.2;
    param[10]=0.2;param[12]=0.2;
    param[15]=0.2;
    for(i=0;i<count;i++)
    {
        param[i]=param[i]+exp(-i*a)/a;
        Trace(1,param[i]);
    }
    return 0;
}

int main(void)
{
    long i;
    double soucet=0.0;
    for(i=0;i<count-1;i++)
        stav[i]=stav[i+1];
    if(fabs(vstup)>1)
        stav[count-1]=(vstup>0)? 1 : -1;
    else
        stav[count-1]=vstup;
    for(i=0;i<count;i++)
    {
        soucet+=stav[i]*param[count-1-i];
        Suspend(0.1);
    }
    vystup=soucet;
    return 0;
}

int exit(void){return 0;}

```

30